

EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

10197572

PUBLICATION DATE

31-07-98

APPLICATION DATE

07-01-97

APPLICATION NUMBER

09000939

APPLICANT:

NISSAN MOTOR COLTD;

INVENTOR:


KIYOTA SHIGEYUKI;

INT.CL.

: G01R 19/165 H03K 5/08

TITLE

: HYSTERESIS COMPARATOR



ABSTRACT:

PROBLEM TO BE SOLVED: To reduce electric power consumption by respectively connecting short-circuit means to a power source side resistance and a grounding side resistance of a reference power source generating circuit, short-circuiting the short-circuit means by a short-circuit signal from a comparator, and generating hysteresis.

SOLUTION: An FET 1 and an FET 2 being short-circuit means are respectively connected to both ends of a power source side resistance R31 and a grounding side resistance R34 of a reference voltage generating circuit, and both gates of the FETs 1 and 2 are connected to the output end of a comparator 3, By constituting these in this way, the FETs 1 and 2 mutually and inversely operate according to output of the comparator 3, and generate hysteresis by short-circuiting respective both ends of resistances 31 and 34. Therefore, a constant current source to generate the hysteresis is not required, and since there is no large change in a resistance value caused by generation of the hysteresis, electric power consumption can be reduced.

COPYRIGHT: (C)1998,JPO

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公閱番号

特開平10-197572

(43)公開日 平成10年(1998)7月31日

(51) Int.Cl. 5

政別記号

FΙ

G01R 19/165

В

G01R 19/165 H03K 5/08

H03K 5/08

審査請求 未請求 請求項の数3 OL (全 5 頁)


50 Æ (1007) 1 Ħ 7 □		日産自動車株式会社	
59年(1997)1月7日		神奈川県横浜市神奈川区宝町 2番地	
	(72)発明者	斉藤 浩徳	
		神奈川県横浜市神奈川区宝町2番地	日産
		自動車株式会社内	
	(72)発明者	潜田 茂之	
•		神奈川県横浜市神奈川区宝町2番地	日産
		自動車株式会社内	
	(74)代理人	弁理士 笹岛 富二雄	
•			
		(72)発明者	神奈川県横浜市神奈川区宝町2番地 自動車株式会社内 (72)発明者 莆田 茂之 神奈川県横浜市神奈川区宝町2番地 自動車株式会社内

(54) [発明の名称] ヒステリシスコンパレータ

(57)【要約】

【課題】ヒステリシスコンパレータにおいて、低消費電 力化を図る。

【解決手段】基準電圧発生回路の電源側抵抗R31、接 地側抵抗R34の両端にFET1, 2を接続し、COM P (コンパレータ) 3の出力端をFET1, 2のゲート に接続する。FET1, 2は、COMP (コンパレー タ) 3の出力信号に応じて互いに逆動作をし、夫々、電 源側抵抗R31、接地側抵抗R34を短絡する。これに より、ヒステリシスが発生する。



【特許請求の範囲】

【請求項1】複数の抵抗を用いて電源電圧を分圧し、基準電圧を発生させる基準電圧発生手段と、

短絡信号が入力されたとき、電源側の抵抗を短絡する第 1の短絡手段と、

短絡信号が入力されたとき、接地側の抵抗を短絡する第 2の短絡手段と、

被測定信号及び基準電圧を入力し、被測定信号の信号レベルと基準電圧との比較結果に応じて短絡信号を第1の 短絡手段又は第2の短絡手段に出力するコンパレータ と、を備えて構成されたことを特徴とするヒステリシス コンパレータ。

【請求項2】前記第1の短絡手段により短絡される電源側の抵抗と、第2の短絡手段により短絡される接地側の抵抗と、は同じ抵抗値を有していることを特徴とする請求項1に記載のヒステリシスコンパレータ。

【請求項3】前記第1の短絡手段及び第2の短絡手段 は、電界効果トランジスタであることを特徴とする請求 項1又は請求項2に記載のヒステリシスコンパレータ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ヒステリシスコンパレータに関し、特にヒステリシスコンパレータの低消 費電力化に関する。

[0002]

【従来の技術】従来より、コンパレータにヒステリシスを発生させる技術が知られている(特別昭58-182

Iref=Vcc/(R11+R12)
Vhys=2×R11 × I/(R11+R12)
Ihys=IccH-Iref=R11 × I/(R11+R12)
=(1/(2×R12)) × Vhys

Ihys=IccL-Iref=R12×I/(R11+R12)

 $=(1/(2\times(R11))\times Vhys$

このように、かかる従来のヒステリシスコンパレータで は、定電流源を用いて基準電圧にヒステリシス特性を発 生させている。

【0006】ところで、ヒステリシスコンパレータは、乾電池、バッテリー等を電源とする集積回路等にも多く組み込まれるが、かかるヒステリシスコンパレータでは、低消費電力化が要求される。従来のヒステリシスコンパレータでは、図4に示すように、ヒステリシス特性を有さないコンパレータに比べて消費電流Iccが増加する。そして、この消費電流増加分Ihysは、ヒステリシス幅Vhysに比例して増加する。

【0007】かかる点を改善したヒステリシスコンパレータとして、図5に示すようなものがある。このヒステリシスコンパレータは、スイッチS2を1つだけ備えており、このスイッチS2は、COMP2の出力がHiレベルのときはON、LoレベルのときはOFFとなる。

【0008】被測定信号の信号レベルが低しきい値以下

560号公報等参照)。図3は、かかる従来のヒステリシスコンパレータの回路構成を示す。このヒステリシスコンパレータでは、スイッチS11とS12とがコンパレータ(以後、「COMP」と記す)1の出力に応じて互いに逆動作する。被測定信号は入力端子INを介してCOMP1に入力される。

【0003】入力端子INを介して入力された被測定信号の信号レベルが低しきい値以下(Loレベル)であるとき、COMP1の出力はHiレベルとなり、スイッチS11はON、S12はOFFとなる。そして、定電流源CS11から抵抗R12には定電流Iが供給され、COMP1の基準電圧(接続点Aの電圧) V_A は、次式で表される高しきい値VthHとなって安定状態となる。

 $[0\ 0\ 0\ 4]\ VthH=R12\times(Vcc+R11\times I)/(R11+R12)$

IceH= $(Vcc+R11\times I)/(R11+R12)$

次に被測定信号の信号レベルが高しきい値以上($Hi\nu$ ベル)に変化すると、COMP1の出力は $Lo\nu$ ベルとなり、スイッチS11はOFF、スイッチS12はONとなる。定電流源CS11から抵抗R12への定電流供給は遮断され、定電流源CS12により抵抗R11には定電流 <math>I が供給される。基準電圧 V_A は次式で表される低しきい値VthLとなって安定状態となる。

 $[0\ 0\ 0\ 5]\ VthL=R12\times(Vcc-R11\times I)/(R11+R12)$

IccL= $(Vcc+R12\times I)/(R11+R12)$

尚、ヒステリシスがないときの消費電流Iref、ヒステリシスを付加したときの消費電流増加分Ihysは、次式によって表される。

(COMP出力Hiの時)

(COMP出力Loの時)

であるとき、COMP 2の出力はLoレベルとなり、スイッチS 2はOFFとなり、COMP 2の基準電圧(接続点Bの電圧) V_B は、次式で表される高しきい値 V_t h H となって安定状態となる。

 $VthH=Vcc \times (R22+R23)/(R21+R22+R23)$

IccH=Vcc/(R21+R22+R23)

次に被測定信号の信号レベルが、高しきい値以上に変化したとき、COMP2の出力はHiレベルとなり、スイッチS2はONとなり、基準電圧 V_B は、次式で表される低しきい値VthLとなって安定状態となる。

[O O O 9] VthL=Vcc×R22/(R21+R22)

IccL=Vcc/(R21+R22)

尚、ヒステリシス回路がない場合の消費電流Iref、 ヒステリシス幅Vhys、及びヒステリス発生回路を設 けたことによる消費電流増加分Ihysは次式によって 表される。

[OOlO] Iref=Vcc/(R21+R22+R23)

Vhys=R21×R23 ×Vcc/((R21+R22+R23)×((R21+R22))
Ihys=IccH-Iref=O (COMP出力Hi時)
Ihys=IccL-Iref=(1/R21)×VhyS (COMP出力Lo時)
このように、図5に示すようなヒステリシスコンパレー
タでは、ヒステリシスを発生させるための定電流源を必要とせず、COMP出力Hiの時の消費電力増加分がカットされ、低消費電力化が図られている。

[0011]

【発明が解決しようとする課題】しかしながら、かかる 従来のヒステリシスコンパレータでも、基準電圧発生回 路の分圧抵抗の分圧比を変えたとき(COMP出力Lo の時)、同時に、分圧抵抗の合成抵抗も大きく低下する ので、図6に示すように、ヒステリシス発生時に消費電 流が増加してしまう。そして、この消費電流はヒステリ シス幅に比例して増加する。

【0012】従って、乾電池、バッテリー等を電源とする集積回路等に組み込むようなヒステリシスコンパレータでは、さらに低消費電力化を図る必要がある。本発明はこのような従来の課題に鑑みてなされたもので、低消費電力化が可能なヒステリシスコンパレータを提供することを目的とする。

[0013]

【課題を解決するための手段】このため、請求項1の発明にかかるヒステリスコンパレータは、複数の抵抗を用いて電源電圧を分圧し、基準電圧を発生させる基準電圧発生手段と、短絡信号が入力されたとき、電源側の抵抗を短絡する第1の短絡手段と、短絡信号が入力されたとき、接地側の抵抗を短絡する第2の短絡手段と、被測定信号及び基準電圧を入力し、被測定信号の信号レベルと基準電圧との比較結果に応じて短絡信号を第1の短絡手段又は第2の短絡手段に出力するコンパレータと、を備えて構成されている。

【0014】かかる構成によれば、電源電圧が基準電圧 発生手段の複数の分圧抵抗によって分圧され、これによ り基準電圧が発生する。被測定信号は、コンパレータに よりこの基準電圧と比較される。そして、被測定信号の 信号レベルと基準電圧との比較結果に応じて短絡信号が コンパレータから第1の短絡手段又は第2の短絡手段に 出力される。従って、第1の短絡手段と第2の短絡手段 とは、逆動作となり、第1の短絡手段に短絡信号が出力 されたときは、第1の短絡手段により電源側の抵抗が短 絡されて電源側の抵抗値が小さくなり、第2の短絡手段 に短絡信号が出力されたときは、接地側の抵抗が短絡さ れて接地側の抵抗値が小さくなり、これにより、基準電 圧が変化してヒステリシスが発生する。また、電源側、 接地側の抵抗の導通・短絡が切り換えられるだけなの で、ヒステリシス発生に伴う大きな電流変化が生じなく なり、ヒステリシス幅が変わっても消費電流はあまり変 化しない。

【0015】請求項2の発明にかかるヒステリスコンパ

レータでは、前記第1の短絡手段により短絡される電源 側の抵抗と、第2の短絡手段により短絡される接地側の 抵抗と、は同じ抵抗値を有している。かかる構成によれ ば、第1の短絡手段、第2の短絡手段による短絡抵抗が 切り換えられても、電源側、接地側の抵抗が同一の抵抗 値を有しているので、動作状態に関わりなく消費電流は 一定に保持される。

【0016】請求項3の発明にかかるヒステリスコンパレータでは、前記第1の短絡手段、第2の短絡手段は、電界効果トランジスタである。かかる構成によれば、電界効果トランジスタにより短絡、短絡解除の切り換えが素早く行われる。

[0017]

【発明の効果】請求項1の発明にかかるヒステリシスコンパレータによれば、ヒステリシスを発生させるための定電流源を必要とせず、ヒステリシス発生に伴う大きな消費電流の増加もない。さらに、ヒステリシス幅が増加しても消費電流の増加を殆ど無視することが出来、低消費電力化を図ることができる。よって、乾電池、バッテリー等を電源とする集積回路に使用するには、極めて効果的である。

【0018】請求項2の発明にかかるヒステリシスコンパレータによれば、動作状態に関係なく消費電流を一定に保つことができる。請求項3の発明にかかるヒステリシスコンパレータによれば、スイッチング速度が早くなる。

[0019]

【発明の実施の形態】以下、本発明の実施の形態を図1 及び図2に基づいて説明する。図1は、本実施の形態を 示す。本実施の形態を示す図1において、被測定信号 は、入力端子INを介してCOMP(コンパレータ)3 の非反転入力端子(+)に入力され、COMP3の出力 信号は、出力端子OUTから出力される。

【0020】電源と接地間には、4つの抵抗R31、R32、R33、R34が直列に接続されている。抵抗R31と抵抗R34とは同一抵抗値を有する。COMP3の反転入力端子(一)には、基準電圧として抵抗R32と抵抗R33との接続点Cの電圧Vcが入力される。この4つの抵抗R31~R34により基準電圧発生手段としての基準電圧発生回路が構成されている。

【0021】抵抗R31,R34の両端には、抵抗R31,R34を短絡するように、夫々、pチャンネルMOS(Metal oxide silicon)形電界効果トランジスタ1(以後、「FET1」と記す)、nチャンネルMOS形電界効果トランジスタ2(以後、「FET2」と記す)が接続されている。FET1,2のゲートは、共にCOMP3の出力端に接続され、COMP3の出力信号がFET1又はFET2のゲートに出力される。この出力信号が短絡信号に相当し、その信号レベルに応じてFET1、2は、互いに逆動作をする。

【0022】このFET1,2が、夫々、第1の短絡手段、第2の短絡手段に相当する。次に動作を説明する。入力端子INを介して入力された測定信号の信号レベルが低しきい値以下であるとき、COMP3の出力信号の信号レベルはH1となる。この出力信号は、出力端子OUTから出力される一方、FET1,2にも入力される。これにより、FET1は、ON(導通)し、抵抗R31が短絡される。

【0023】一方、FET2は、FET1とは逆にOFF(非導通)となる。従って、電源と接地間の抵抗は、R32~R34となり、COMP3のしきい値となる基準電圧は、次式で安される高しきい値VthHとなって安定状態となる。

 $VthH=Vcc \times (R33+R34)/(R32+R33+R34)$

IccH=Vcc/(R32+R33+R34)

但し、Vcc :電源電圧

IccH: 高しきい値VthH時の消費電流

R32 ~R34 :抵抗R32 ~R34 の抵抗値

次に被測定信号の信号レベルが高しきい値以上に変化したとき、COMP3の出力信号はLoレベルとなり、FET1はOFFとなり、FET2はONとなる。これにより、抵抗R34が短絡され、COMP3の基準電圧は、次式で表される低しきい値VthLとなって安定状態となる。

[0024] VthL=Vcc×R33/(R31+R32+R33)

IccL=Vcc/(R31+R32+R33)

但し、IccL:低しきい値VthL時の消費電流

R31 : 抵抗R31 の抵抗値

ここで、抵抗R31と抵抗R34とは同一抵抗値を有しているから、消費電流IccHとIccLとは等しくなり、次式で示すようになる。

[0 0 2 5] IccH=IccL=Vcc/(R31+R32+R)

但し、R=R31=R34

また、ヒステリシス回路がない場合の消費電流 Ire f,ヒステリシス発生前後に於ける消費電流増加分 Ih y s は次式によって表される。

Iref=Vcc/(R32+R33+R)

(ヒステリシスを持たせない場合は、R31 又はR34 は不

用となる)

Ihys=IccH-Iref=0 (COMP出力Hi時)
Ihys=IccH-Iref=0 (COMP出力Lo時)

従って、基準電圧発生回路に於ける消費電流 I c c は、 図 2 に示すように一定に保持される。

【0026】次に、ヒステリシス幅Vhysは、次式によって表される。

 $Vhys=VthH-VthL=(R/(R32+R33+R))\times Vcc$

従って、抵抗R31と抵抗R34との抵抗値を高くすればヒステリシス幅Vhysも大きくなる。かかる構成によれば、COMP3の出力に応じて互いに逆動作をする短絡用のFET1,2を、夫々、基準電圧発生回路の電源側抵抗R31、接地側抵抗R34の両端に接続してヒステリシスを発生させるようにしたので、ヒステリシスを発生させるための電流を必要とせず、また、ヒステリス発生に伴う抵抗値の大きな変化もないので、低消費電力化を図ることができる。さらに、ヒステリシス幅が増加しても消費電流の増加を無視することが出来る。

【0027】従って、電源に乾電池、バッテリー等を使用するために消費電流を抑えることを必要とする集積回路に於いて極めて効果的である。また、短絡される抵抗R31と抵抗R34との抵抗値を同一とすることにより、基準電圧発生回路に於ける消費電流Iccを一定に保持することが出来る。尚、本実施の形態では、分圧抵抗の短絡手段として、FETを用いたが、これに限らず、例えばバイポーラトランジスタ等を用いることもできる。

【図面の簡単な説明】

- 【図1】本発明の実施の形態を示す回路図。
- 【図2】図1の動作を示すタイミングチャート。
- 【図3】従来のヒステリスコンパレータの回路図。
- 【図4】図3の動作を示すタイミングチャート。
- 【図5】従来の別のヒステリスコンパレータの回路図。
- 【図6】図4の動作を示すタイミングチャート。 【符号の説明】

COMP3 コンパレータ

FET1 pチャンネルMOS形電界効果トランジスタ FET2 nチャンネルMOS形電界効果トランジスタ

R31

R32


INC


R33


R34

FET2

[X] 3]







[図4]

[図2]

